PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-133635

(43) Date of publication of application: 12.05.2000

(51)Int.CI.

H01L 21/3065 H01L 21/306

H01L 21/308

(21)Application number: 10-303057

(71)Applicant: FURONTEKKU:KK

(22)Date of filing:

23.10.1998


(72)Inventor: JIYO KEITETSU


(54) ETCHING AGENT AND MANUFACTURE OF SUBSTRATE FOR ELECTRONIC EQUIPMENT USING THE SAME AND ELECTRONIC EQUIPMENT

(57)Abstract:

PROBLEM TO BE SOLVED: To etch each metallic film constituting a laminated film in which a metallic film is laminated on an Al film or Al alloy film with low resistance at almost the same etching rate by one time of etching at the time of using the laminated film as wiring materials.

SOLUTION: Etching agent has hydrofluoric acid and excessive iodic acid and sulfuric acid, and the weight ratio of the sum of the hydrofluoric acid and the excessive iodic acid is 0.05-30 wt.%, and the weight ratio of the sulfuric acid is 0.5-20 wt.%, and the weight rate of the excessive iodic acid to the hydrofluoric acid is 0.01-2. Also, the etching agent is made of materials for etching each film of wiring 5, in which an aluminum film or an aluminum alloy film and a titanium film or a titanium alloy film are laminated in a batch at almost the same etching rate.





LEGAL STATUS

[Date of request for examination]

05.10.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-133635

(P2000-133635A)

(43)公開日 平成12年5月12日(2000.5.12)

(51) Int.Cl.7

微別配号

ΡI

テーマコート*(参考)

1200

At :

#1. #1.

H01L 21/3065 21/306 21/308 HO1L 21/306

F

21/308

審査請求 未請求 請求項の数4 OL (全 11 頁)

(21)出願番号

-4 y 1

, . 1984

17

特里平10-303057

(22)出頭日

平成10年10月23日(1998.10.23)

(71) 出頭人。395003523

株式会社フロンテック

宫城県仙台市泉区明道三丁目31番地。

(72)発明者: ▲じょ▼ 空哲

宫城県仙台市泉区明通三丁目31番地,株式

会社フロンテック内


(74)代理人 100064908

弁理士 志賀 正武 (外9名)

(54) [発明の名称] エッチング列及びこれを用いた電子機器用基板の製造方法と電子機器

〔57〕【要約】

【解決手段】 フッ酸と過ぎつ素酸と硫酸とを有じ、前にフッ酸と過ぎの素酸との合計の重量割合がの、0.5ないし30wt%であ、り、かつ前記硫酸の重量割合がの、0.5乃至20wt%であ、り、前記フッ酸に対する過ぎつ、素酸の重量比がの、0.7乃至2であ、り、アルミニウム、皮はアルミニウム、合金膜とチタン膜又はチタン合金膜とを検問してなる配換5。12、14の各膜を略同して、チングレートで、括的にエッチング可能な材料からなることを特徴とするエッチング剣。



【特許請求の範囲】

. . 7 7

sai .

315 (2)

一四四十二

3 · 6 足够.

3 ALA 2 阿爾

a . 1.5.83

11 李延樹區

....

医胆病毒

2 ・ 写程度・ - 1 2 月程

sna da

a albita 🐯 a

在400年度至100mm

BLOLALO

34

- U # 124

さい 一井する

3000

: T. . 64

【請求項 1】 フッ酸と過ヨウ素酸と硫酸とを有し、前 記フッ酸と過ヨウ素酸との合計の重量割合が 0. 05な いし30wt%であ り、かつ前記硫酸の重量割合が口。 O5乃至20wt%であり、前記フッ酸に対する過ヨウ 素酸の重量比が0.01乃至2であり、アルミニウム 联 又はアルミニウム 合金膜とチタン膜又はチタン合金膜と を秩層してなる配線の各膜を略同一エッチングレートで -括的にエッチング可能な材料からなることを特徴とす るエッチング剤.

【請求項 2】 少なくとも表面が絶縁性であ る基板上に アルミニウム 膜又はアルミニウム 合金膜とチタン膜又は チタン合金膜とを順に形成した積層膜の表面に所定パタ - ンのマスクを形成し、請求項 1記載のエッチング剤を 用いて前記積層膜をエッチングして前記所定パターンの 結屑配線を形成することを特徴とする電子機器用基板の 製造方法。

少なくとも表面が絶縁性であ る基板上に [13 本項 3] チタン棋又はチタン合金棋、アルミニウム 棋又はアルミ ニウム 合金膜およびチタン膜又はチタン合金膜とを順に 形成した核層膜の表面に所定パターンのマスクを形成 し、請求項 1記載のエッチング剤を用いて前記積層膜を エッチングして前記所定パターンの積層配線を形成する ことを特徴とする電子機器用基板の製造方法。

【請求項 4】 前記請求項 2または3記載の製造方法に より製造した基板を有することを特徴とする電子機器。

[発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明はエッチング割及びこ れを用いた電子機器用基板の製造方法と、これにより製 造した基板を有する電子機器に関し、特に、AI膜又は AI合金膜とTi膜又はTi合金膜とを積層してなる配 線の各膜を略同ーエッチングレートで一括的にエッチン グ可能なエッチング剤に関する。 [00002]

【従来の技術】配線材料としてのAIは、低抵抗であ"る"。 器の一側として、一般的な薄膜トランジスタ型液晶表示・ 装置の薄膜トランジスタ部分を示す概略図である。この 薄膜トランジスタ82は、茎板83上にゲート電優844 が設けられ、このゲート電極84を覆うようにゲード絶 緑灰85が設けられている。ゲート電極84上方のゲードにルスタ ト絶縁膜85上にアモルファスシリコン(以下、a-S iと略記する)からなる半導体能動棋86が設けられ、 リン等のn型不純物を含むアモルファスシリコン(以 下、n +型 a - S i と略記する) からなるオーミックコ ンタクト層87を介して半導体能動膜85上からゲート

88、ドレイン電極89、ゲート電極84等で構成され る薄膜トランジスタ82を覆うパッシベーション膜90 が設けられ、ドレイン電極89上のパッシベーション膜 90にコンタクトホール91が設けられている。 さらに このコンタクトホール91を通じてドレイン電極89と 電気的に接続されるインジウム 酸化錫(以下、ITOと 時記する) 等の透明電極層からなる画素電極92が設け られている

【0003】また、図12左側の部分は表示領域外に位置するゲート配線端部のゲート端子パッド部93の断面 構造を示している。 基板 83上のゲート配線材料からな る下部パッド層94上にゲート絶縁膜85およびパッシ ペーション供90を貫通するコンタクトホール95が設 けられ、このコンタクトホール95を通じて下部パッド 層94と電気的に接続される透明電極層からなる上部パ ッド層95が設けられている。尚、ソース配線端部にお いても類似の構造となっている。以上のように、例え ば、淳腴トランジスタにおいては、ゲート端子、ソース 端子および画素電極をなす透明電極層と、ゲート配線、、 ソース配線およびドレイン電極をなす配線用金属が直接 接続されるように構成されている。ところが、この種の 電子機器において配線抵抗を下げる目的で、配線用材料… としてAIからなる金属膜を用いた場合、ヒロックが生 じるという問題がある。このヒロックは、熱処理時にAI膜の表面に発生する針状突起のことであり、この突起 がAI上に秩度された絶縁層を突き抜け、他の導電層と ショートしたり絶縁不良を起こしたりする恐れがあっ. た。また、ITOとAIを直接接触させると、ITO中の酸素がAIを酸化してしまい、その結果コンタクト部 分の電気抵抗が上昇してしまう。

【ロロロ4】上述のような問題を回避するためにAI膜 上にMo膜やCr膜等の他の金属膜を形成した積層膜 (以下、相異金属の秩層膜と略す) が多用されるように なってきている。 このような相異金属の秩層膜からゲー ト電極84を形成する場合、例えば、図14のAに示す ように、基板83上に形成したAI膜848上にMió膜 846を積層した積層膜84cの表面にフォトリソグラ フィーにより所定のパターンのフォトマスクロ7を形成。 した後、H3P 04B 0重量%とHN 03と CH3CO 0H とH2Oからなるエッチング剣を用いて上記稜層膜8:4 cを一括エッチングを行うことにより得られる。と述る が上記の相異金属の秩序膜に一括エッチングを施してが、ここ 。 ターニングする場合には、金属膜間の電位差によりエック ※ チング剤中で電池反応が起り、下層のAI膜が上層のMis *:o膜より速くエッチングされるため、図14のBに示する ような不層のAI膜84aの線幅が上層のMo膜84b。 の線幅はり狭くなるアンダーカットが生じてしまい認義寺 録酬圧不良などの問題が起こる場合があった。そこで、。 *このような問題を解決する方法として、上記の一括エッペー チング後にひさし状のMの膜8:4.bを削目力素酸を用いる。

3

÷ 9.⊁

Mary & C

る追加エッチングを行うことにより、パターニングする 方法が考えられている。

[0005]

ايت. رايد د

50 3

`. ⊂ .,

475 F

1200

137 1 1

2.33.

-TT -

F == 1

31416-

: J. 7

....

इन्द्र

30 c

受賞を

108 G.4

11

194.2

6

医原子 医抗糖品

3年14年

经中国主要的各个

55 3 5 UN C.

【発明が解決しようとする課題】 しかしながら、従来の 電子機器用基板の製造方法においては、相異金属の積層 関から積層配線を形成する際に、エッチング工程が少な くとも2回必要であ るために、歩留まりが悪く、また、 製造工程が長くなってしまい、 コスト高となるという問題があった。また、上述のような追加エッチングを行う と、上層のMo膜84bが下層のAI膜84aより僅か に遠くエッチングされ、図14のCに示すように下層の AI限84aが僅かに突き出てしまうという問題が生 じ、袪屠配線を構成する上層と下層の配線の線幅のコン トロールが困難であった。

【0006】また、相異金属の積層膜からゲート電極8 4を形成する他の形成方法としては、図15のAに示す ように基板83上にAI膜84aを形成した後、AI膜 84 aの表面にフォトレジスト 97 を途布し、フォトリ ソグラフィーを行い、ついで図 15のBに示すようにエ ッチングを行って、所望の線幅のA1膜84gを得、つ いで図15の Cに示すようにAi楔84a をMo膜84 bで覆った後、図 15のDに示すようにフォトリソグラ フィーにより所定パターンのフォトマスク98を形成し た後、エッチングを行うことにより得られる。ところが この方法でも先に述べた従来の方法と同様にエッチング 工程が少なくとも2回必要であ るため、同様の問題があ り、また、待られる秩層配線構造は、図15の日に示す ように下層のAI膜84sが上層のMO膜84bで覆わ れた構造であ るため、上層の線幅が下層の線幅より必然 的に大きくなってしまうため、上層と下層の配線の線幅 のコントロールが困難であ った。

【0007】本発明は、上記事情に鑑みてなされたもの で、低抵抗のAI膜又はAI合金膜に他の金属膜を積層 した秩屋膜を配線材料として用いる場合に、上記積層膜 を構成する各金属膜を一回のエッチングにより略同一エ 🥫 ッチングレートでエッチングできるエッチング剤及びこ れを用いた電子機器用基板の製造方法と、これにより製 造した基板を有する電子機器を提供することにある。 [0008]

【課題を解決するための手段】本発明者は、AI騏又は A!合金膜に他の金属膜を積層した相異金属の積層膜を 🤊 配線材料として用いる場合に、一回のエッチングによ り、アンダーカットの発生を極力低減したうえで、企上記 **袪層膜を構成する各金属膜を略同−。エッチングし。−上で**。 エッチング可能なエッチング剤を提供すべく、特に上記。 相異金属の積層膜を構成する各金属膜を電極として電解 液に浸漬した際の電極電位に着目し、種々の検討及び実 ジュネット 験を重ねた結果、上記稜層膜をなすその他の金属膜とし " TAI又はAI合金との電位差が小さいものを用いれ ば、エッチングレートの差が小さく。近具体的には、糸上島部。

膜又はAI合金膜とTi膜又はTi合金膜とを順に形成 した稜層膜を配線材料として用いると、アンダーカット の発生を低退でき、一括エッチングできる可能性があ る との推定に至った。

【ロロロ9】 ここでの推定は、以下に述べるような実験 に基づくものである。図4に示すような電極電位測定装 置を用意した。この電極電位測定装置は、電解液75が 満たされる容器75と、一方の電極77としての標準 水 素電極(以下、SHEと略す)と、他方の電極78とし ての種々の金属(AI、Mo、Ti、Cu、Cr)から なる試料と、これら両電極ファ,78に可変抵抗79を 介して接続された電源80から概略構成されたものであ る。このような電極電位測定装置を用いて両極間77, 7 8の電位差を測定するには、容器7 5内に電解液75 を満たした後、該電解液7 5にSHE77および試料7 8を浸漬し、電源80から電圧を加えて電流を流すこと により、両極間ファ,フBの電極電位E0を測定した。 容器に満たされる電解液フラは、試料を構成する金属に より異なり、試料がAIの場合はH2SO4、Moの場合 はHCI又はNaOH、Tiの場合はHCI、Cuの場 合はH2SO4、Crの場合はHCIを用いた。ここでの 電極電位 E0の測定の際には、電流が Oになるように可 変抵抗を調節し、そのときの電極間の電位差を読みとったものである。その結果を図5に示す。なお図5中、△ EはAIからなる試料の電極電位と、他の金属からなる 試料の電極電位との電位差である。 図5に示した結果 から、AIからなる試料 (E0=-1.66V) を用い たときの電極間の電位差との差が小さいものはTIから なる試料 (E0= − 1、 63 V) であ り、Δ E= O. O 3∨であ ることがわかった。

【OO1O】しかしながら、AI膜又はA!合金膜とT i 関又はTi合金関とを順に積層した積層膜(以下、A I とTiの稜層膜と略す)を用いた稜層配線はこれまで 実用化されておらず、また、このような秩層配線を形成 する際にアンダーカットの発生を極力低減したうえて、 上記積層膜を構成する各金属膜を略同っエッチングレー トで-括エッチング可能なエッチング剤も実用化されて いないし、上記秩屋膜を一括エッチングする方法も確立 されておらず、従って上述した推定が実証され実用化さ れるには未た至っていない。

【〇〇11】更に、本発明者は、種々の検討及び実験を 重ねた結果、エッチング剤をフッ酸と過ヨウ素酸と硫酸 から構成するとAIとTiの積層膜を構成する各金属膜 を同時にエッチングできること、このエッチング新にA 5-1からなる電極とTiからなる電極を浸漬し先標述べた 実験と同様にして電極間の電位差を測定したときの電位 差ω Εが小さくなると、ΑΙ とΤΙ の秩屋関を主括エッ なり、特に、電極間の電位差8 日が4.00mV以下のエ ッチング剤を用いると、実用上問題のない程度・(Δ'Lが)。

> 技 1

· • • • •

- ₁, . .

2

. .

500オンク"ストローム 程度以下) までアンダーカットを低減 できることを見いだした。また、上記電極間の電位差△ Eは、上記エッチング剤を構成する各成分の配合量を調 整することにより変更できることを見いたした。その理 由は、下記式(1)

E= E0+ (RT/nFlnσ) (式中、Eは電位差、E0は標準 電極電位、Rは気体定 数、Tは絶対温度、nは電子数、Fはファラデー定数、 σは溶液相のイオンの活量である。)で示されるNer nst式において、oの値はエッチング剤の組成および 組成比によって変更できるため、電位差であ るEの値も 変更できるからである。

【0012】図6に、AI電極とTi電極間の電位差Δ Eと、AIとTiの秩層膜のサイドエッチ重△Lとの関 係を示す。ここでのサイドエッチ童ム Lは、図13に示すように基板28上に1300オンク"ストローム のAI 膜38 と500オンク"ストロームのTi映4aを頃に稜層した稜層映 をHFとHIO4とH2SO4からなるエッチング剤を用 いてエッチングをしたときに、Ti騏4側面から入り込 んだTi供4側面までの距離である。図5の電位差△ E がO、1Vのときエッチング剤の各成分の割合は、HF jio. 3wt%, HIO4jio. 5wt%, H2SO4ji O. 5mol∕l (2. 7wt%) 、ΔΕδίΟ. 45V のときは、HFが0, 25wt%、HI04が0, 5w t%、H2SO45iO, 3mol/l (1, 5wt%)、 ΔΕがO、65Vのときは、HFがO、5wt%、HI 04/ji1wt%, H2SO4/ji0, 5mol/l (2, 7 wt%)、ΔΕが0. 95Vのときは、HFが0. 3w t%, HIO45i1, Owt%, H2SO45i0, 5mo 1/1 (2. 7wt%) であった。

Šerie,

湖南 艺术员

49.44°

拉丁

中国から

 \mathbb{R}^{n}

1947....

......

150

-47 I

•2e

10,125

gr_e ar

1337 (3)

· [1]

上::::: []

. 型环(2)...

20月10日 4860年

6 12 Ti +

2.严重, ~ ;

1996年一年

【0013】そして、本発明者は、エッチング剤をフッ 酸と過ヨウ素酸と硫酸から構成 したとき、 これら各成分 の配合量を以下のような特定の範囲内に規定することに より、AI電極とTi電極間の電位差ΔEが400mV 以下のものが待られ、上記課題を解決できるとの結論に 至った。本発明は、フッ酸と過ヨウ素酸と硫酸とを有 し、上記フッ酸と過ヨウ素酸との合計の重量割合がロー 05ないし30wt%であ り、かつ上記硫酸の重重割合が0.05乃至20wt%であ り、上記フッ酸に対する 過ヨウ素酸の重量比がロ。 O1乃至2であり、A1限又 はAi合金膜とTi膜又はTi合金膜とを積層してなる 配線の各膜を略同ーエッチングレートで一括的にエッチ ング可能な材料からなることを特徴とするエッチング剤 B 1 . 4 34 を上記課題の解決手段とした。

【0014】上記フッ酸と過ヨウ素酸との合計の重量割 合が口、D5wt%未満であ ると、エッチシグレートが 遅くなり過ぎてしまい、30wt%を超えるとエッチン5 グレートが速くなり過ぎて制御が困難になってしまう。ここには、はなる各金属膜を時間一エッチングレー的でエッチング 上記硫酸の重量割合が0.05.w.t%未満であると、上 記電位差A/Eが4,0,0mVを超えてしまい、A/L膜又は、うゆぐ

A STATE OF THE STA

A!合金膜とTi膜又はTi合金膜との積層膜を一括エ ッチングしたときに大きなアンダーカットが生じてしま い、絶縁耐圧不良が生じる場合があ り、20wt%を超 えて添加してももはや効果の増大はできず、フッ酸と過 ヨウ素酸の割合が少なくなり、エッチング状況の面内分 布が悪くなってしまう。上記フッ酸に対する過ヨウ素酸 の重量比が0.01未満であると、上記電位差△Eが4 OOmVを超えてしまい、重量比が2を超えると電位差 △Eが400mVを超えてしまい、上記稜磨膜を一括エ ッチングしたときに大きなアンダーカットが生じてしま い、絶縁耐圧不良が生じる場合がある。

【ロロ15】本発明のエッチング剤は、フッ酸と過ヨウ **素酸と硫酸から構成されたものであ るので、AI膜又は** AI合金膜とTi膜又はTi合金膜とを順に形成した稜 **層膜、あ るいはTi膜又はTi合金膜、AI膜又はA!** 合金膜およびTi膜又はTi合金膜とを順に形成した稜 層膜を構成する各金属膜を同時にエッチングできる。ま た、本発明のエッチング割によれば、上記フッ酸と過ヨ ウ素酸との合計の重量割合を0.05ないし30wt% の範囲内、かつ上記硫酸の重量割合を0.05乃至20 w t %の範囲内、上記フッ酸に対する過ヨウ素酸の重量 比をロ、ロ1乃至2の範囲内に調整したことにより、低 抵抗のAI膜又はAI合金膜に他の金属膜としてTi膜 又はTi合金膜を積層した積層膜を構成する各金属膜を - 回のエッチングにより略同- エッチングレートでエッ チングできる.

【0016】また、本発明は、少なくとも表面が絶縁性 であ る基板上にAI膜又はAI合金膜とTi膜又はTi 合金膜とを順に形成した稜層膜(以下、AiとTiの稜 **層膜と略す)の表面に所定パターンのマスクを形成し、** 本発明のエッチング剤を用いて上記積層膜をエッチング して上記所定パターンの稜層配線を形成することを特徴 とする電子機器用基板の製造方法を上記課題の解決手段 とした。また、本発明は、少なくとも表面が絶縁性であ る基板上にTi膜又はTi合金膜、AL膜又はAI合金 膜およびTi 膜又はTi 合金膜とを順に形成した積層膜 (以下、TiとAlとTiの稜層膜と略す。) の表面に 所定パターンのマスクを形成し、本発明のエッチング制 を用いて上記秩層膜をエッチングして上記所定パターン の後層配線を形成することを特徴とする電子機器用基板 の製造方法を上記課題の解決手段とした時

【0017】本発明の電子機器用基板の製造方法によれ ば、上述の構成の本発明のエッチング剤を用いて上記様 **層膜をエッチングすることにより、一回のエッチングエ** 程で上記積層膜を構成する各金属膜を同時にかつ略同一 ・エッチングレートでエッチングできるので、法留まりが ・良好で、製造工程を短縮できる。また。上記は程度を構 できるので、秩層配線を構成する上層と派層の配線の線 こっぱいて、被格的線を構成する上層と配層の配線の線 幅のコントロボルが容易であっる。また地域が膜及はA.F.に、

TR':

5 × 全宝机 机

【0018】また、本発明は、上記請求項 2または3記載の製造方法により製造した基板を有することを特徴とする電子機器を上記課題の解決手段とした。本発明の電子機器によれば、低抵抗配線としてAI膜またはAI合会膜を有するで、配線抵抗に起因する信号電圧してが確えなる、配線抵抗に起因する信号電圧していないで、配線が長くなる大面域の表示や配線が細くなる高詳細な表示に最適な表示装置等を容易に実現できるという利点がある。

[0019]

. . .

1

<u>ا الله .</u> - المعاملة -

light Union

*

【発明の実施の形態】以下、図面により本発明について詳細に説明するが、本発明はこれらの実施形態例のみに限定されるものではない。図3は、本発明の電子機器用差板の製造方法を液晶表示装置に備えられた薄膜トランジスタの実施形態例を指して製造された薄膜トランジスタの実施形態例をである。符号エアエアトリクス外側に位置するフース配線の部分は下下の部分はゲート配線の端子部を示している。なが備えられる実際の液晶表示装置においては離れた箇所にあり、本来断面図を同時に示せるものではないが、図示の都合上、近接させて図示する。

【0020】まず、窓映トランジスタ部®の部分について説明する。窓映トランジスタ部®には、基板2上に映厚1300乃至2000オンク"ストローム 程度のAI (限又はAI 合金限3と限厚500八至1000オンク"ストローム 程度のTI (限又はTI 合金限4の秩層配換からなるゲート電極5が設けられている。その上にゲート発縁限7が設けられ、このゲート絶縁限7上にアモルブデスシリコン(®-Si)からなる半導体限8が設けられ、さらにこの半端体限8上にn+型®-Si 層9が設けられ、その上にソース電極12およびドレイン電極15が設けられている。ソース電極12およびドレイン電極15が設けられている。ソース電極12、ドレイン電極15は、限厚5000乃至1000オンク"ストローム 程度のAI (限又はAI 合金限111で、限厚500万至1000オンク"ストローム程度のAI (限又はAI 合金限111で、限厚500万至1000オンク"ストロース

ストローム 程度のT i 朠又はTi合金朠10の秩層配線から なるものである。

【0021】また、ソース電極12やドレイン電極15の上方にこれらを覆うパッシペーション膜17(絶縁 膜)が形成され、このパッシペーション膜17に、AI 膜又はAI合金膜11の上側に設けられたTi膜又はTi合金は10に達するコンタクトホール18の内壁面およびている。そして、コンタクトホール18の内壁面および 応面に沿って画素電極となるITO層19が形成されている。このコンタクトホール18を通じてドレイン電極15とITO層19(画素電極)が電気的に接続されている。

【0022】次に、ソース配線の端子部りに関しては、ゲート経縁限7上に丁・限又は丁・合金膜10とAI膜又はLi合金膜11とと、I膜又はT・合金膜10からなる下部パッド層15gが形成され、AI膜又はAi合金膜17が形成され、AI膜又はAi合金膜10に強った1 に関又はTi合金膜10に強っ11の上側に設けられたTi膜又はTi合金膜10に達っ1ンタクトホール20が形成されでいる。そして、ロンタクトホール20の内21が形成されている。このコンタクトホール20を通じて部パッド層15gと上部パッド層21が電気のに接続されている。

【0023】次に、ゲート配線の端子部 c に関しては、基板2上にA I 膜又はA I 合金膜3とT i 膜又はT i 合金膜4の核層配線からなる下部パッド層16 bが形成され、その上にはゲート絶縁膜7 が形成され、 さらに又以て一ション膜17が形成され、 T i 膜又はT i 合金膜4にはプート絶縁膜7 が形成され、 T i 膜又はT i 合金膜4にはコンタクトホール22 が形成されでいる。そして、コンタクトホール2 を 層とでがあれている。このコンタクトホール2 を 層してが部が成されている。このコンタクトホール2を 層して対象が形成されている。このコンタクトホール2を 高が形成されている。このコンタクトホール2を 通じ技術されている。このコンタクトホール2を 通じ技術されている。このコンタクトホール2を 画が形成されている。このような構成とすることを M がらなる T i 膜接触することによる M がらなるで、 おりとによる M がらないない。上記パッシャン膜の例としては、 1 で で モルファス) - Si Nx: H、 1 の2 に Nx: A の2 に Nx: H、 1 の2 に Nx: H、 1 の2 に Nx: H、 1 の2 に Nx: A の3 に Nx: A

【0024】次に、本実施形態の寒睽トランジスタ基板 1の製造工程について、図1乃至図2を用いて説明する。図1乃至図2中、符号®の部分は2時トランジスタ (TFT)部、bの部分はTFTマトリクス外側に位置 するソース配線の端子部、cの部分はプート配線の端子 部を示している。まず、図1のAに示すように基板2上 の全体にわたってスパッタ法を用いてAI 膜又はAI合列位 会膜3とTi膜又はTi合金膜4を順に成膜して積層膜 を形成する。ついで、寒膜トランジスタ部®に関しては Ti膜又はTi合金膜4上にフォドリングラフィーにより

e į

33.7

11.5

J.

325

4

海绵岩

1. T. E.

iggelesson

【0026】次に、基板2の上面全体にCVD法を用いてゲート絶縁膜7を形成する。ついで、薄膜トランジスタ部 e に関しては、半導体膜8、n+型e-Si層9を形成した後、図1のCに示すようにTFTのチャネル部となるゲートを極5の上方部分を残すように半導体膜8、n+型e-Si層9をエッチングする。そして、薄膜トランジスタ部 e 及びソース配線の端子部 b に関して、サースには、図1のDに示すように、Ti膜又はTi合金膜10とAI膜又はAI合金膜11とTi膜又はTi合金膜10を順に成膜して
を層に成膜して

【OO27】次に、薄膜トランジスタ部aに関しては、 TFTのチャネル部となるゲート電極5の上方のTi陕 又はTi合金膜10上にフォトリソグラフィーにより所 定パターンのフォトマスク37を形成した後、先に用い たものと同様のエッチング剤を用いて上記積層膜に一括 エッチングを施して、図2のAに示すようなTi膜又は Ti合金膜10とAI膜又はAI合金膜11とTi膜又 はTi合金膜10の秩層配線からなるソース電極12 と、ドレイン電極14を形成する。一方、ソデス配線の 端子部 δに関してはΤ;膜又は電;合金膜 1 0上にフォ トリソグラフィーにより所定パタミシのスォトマスク3。 8を行った後、先の用いたものと同様のエッチツグ割を 用いて上記積層膜に一括エッチシグを施してい図2のA に示すようなTi膜又はTi合金膜10とAI膜又はA | 合金膜11とTi膜又は下す合金膜 40の積層配線が温温 らなる下部パッド層16aを形成する。 このようにする と、上記稜層膜を構成するTi膜又はTi合金膜 10と

【0028】次に、薄膜トランジスタ部®、ソース配線 の端子部b及びゲート配線の端子部oに関しては、Ti 関又はTi合金膜 4,10上にパッシベーション膜 1 7 を形成する。ついで、薄膜トランジスタ部 e に関して は、図2のBに示すように、パッシベーション膜 1 7を 乾式法あ るいは乾式法と過式法との併用によりエッチン グしてコンタクトホール18を形成した後、ITO層を 全面に形成した後、パターニングすることにより、図3 に示すように、コンタクトホール18の底面および内壁 面、パッシベーション映17の上面にかけてITO層1 9を形成する。一方、ソース配線の端子部 b、ゲート配 QQの端子部c についても同様でパッシベーション膜 1.7 を乾式法あ るいは乾式法と湿式法との併用によりエッチ ングしてコンタクトホール20、22を形成(ただし、 ゲート配線端子部 o ではパッシベーション膜 1 7 の他、 さらにゲート絶縁棋フもエッチングしてコンタクトホー ル22を形成する)した後、ITO層を全面に形成した 後、パターニングすることにより、図3に示すように、 コンタクトホール20、22の底面および内壁面、パッ シベーション膜17の上面にかけて上部パッド層21、 23を形成する。このような手順で、薄膜トランジスタ 基板を製造することができる。

【0029】本実施形態例の薄膜トランジスタ基板の製 造方法においては、一回のエッチング工程で上記検層限 を構成する各金属限を同時にかつ略同―エッチングレー トでエッチングできるので、稜層配線を構成する上層と 下層の配線の線幅のコントロールが容易であ るうえ、歩 留まりが良好で、製造工程を短縮できる。 また、AI膜 又はAI合金膜上にTi膜又はTi合金膜を積層した積 **層膜を用いるので、AI膜又はAI合金膜表面にバリア** 層が形成された構成となり、その後の無処理等によるA I 膜又はAI 合金膜表面のヒロックの成長が抑えられる ため、ピロックによるショニトや絶縁不良を防止でき る。また、AI膜又はAI合金膜上に形成したTI膜又 はTi合金膜とITO層とを接続しているので、コンタ クト抵抗を上昇させることなぐ。 A! 映又はA!合金映 と!TO層とを電気的に接続することができる。従っ て、本実施形態例のトランジスタ基板の製造方法により 製造された薄膜トランジスタ基板1は、電気的特性が良 好であ り、歩留まりの向上によりコストを低減できると。 いう利点があっる。 1

【0030】なお、本発明の技術範囲は上記実施の形態

.5

 $\mathcal{X}_{\mathbf{L}}^{s}$

- 15

に限定されるものではなく、例えばA+膜又はA+合金 膜、Ti膜又はTi合金膜、パッシペーション膜等の膜 厚や、形状等について、本発明の趣旨を逸脱しない範囲 において種々の変更を加えることが可能である。 また、 上記の実施の形態においては、ゲート電極5、下部パッ ド層15bをAI 膜又はAI 合金膜3と、Ti膜又はT i 合金関4の秩屑関を一括エッチングして形成する場合 について説明したが、Ti膜又はTi合金膜とAI膜又 はAI合金膜とTi膜又はTi合金膜の積層膜を一括エ ッチングして形成してもよい。また、ソース電極12、 ドレイン電極14、下部パッド層15aをTi膜又はT i合金膜10とA!膜又はAI合金膜11とTi膜又は Ti合金膜10の秩層膜を一括エッチングして形成する 坦合について説明したが、AI 膜又はAI 合金膜とTi 膜又はTi合金膜の秩層膜を一括エッチングして形成し てもよい。

【0031】図7は、本発明の電子機器用基板の製造方 法により製造された薄膜トランジスタ基板を使用した反 射型液晶表示装置の一例を示す概略図である。 この反射 型液晶表示装置は、液晶層59を挟んで対向する上側お よび下側のガラス基板51、52の上側ガラス基板51 の内面側に上側透明電極層55、上側配向膜57が上側 ガラス基板51側から順に設けられ、下側ガラス基板52の内面側に下側透明電極層56、下側配向膜58が下 側ガラス基板 52側から順に設けられている。液晶層5 9は、上側と下側の配向棋57、58間に配設されてい る。上側ガラス基板51の外面側には上側偏光板60が 設けられ、下側ガラス基板52の外面側には下側偏光板 61が設けられ、さらに下側偏光板61の外面側に反射 板62が、反射膜64の凹凸面65を下側偏光板61側 に向けて取り付けられている。反射板 52は、例えば、 表面にランダム な凹凸面が形成されたポリエステルフィ ルム 63の凹凸面上にAIや銀などからなる金属反射膜 64を熬着等で成膜することにより形成されており、表 面にランダム な凹凸面65を有しているものである。 【0032】この反射型液晶表示装置においては、ガラ ス基板52が本発明の電子機器の製造方法を薄膜トラン ジスタ基板の製造方法に適用して製造された実施形態例 の強膜トランジスタ基板 1の基板2、下側透明電極層5 6が1 TO層(画素電極) 1 9に相当する。本実施形態 の反射型液晶表示装置によれば、低抵抗配線としてAI 膜またはAI合金膜を有する積層配線を用いた薄膜トラ ンジスタ基板1が備えられているので、配線抵抗に起因 する信号電圧降下や配線遅延が生じにくく、配線が長く なる大面積の表示や配線が細くなる高詳細な表示に最適 な表示装置を容易に実現できるという利点がある。

【実施例】以下、本発明を実施例により具体的に説明す るが、本発明はこれらの実施例のみに限定されるもので はない. 声强。同类语言

4. 4.

49.0

多基份

. .

(実験例1) 図4の電極電位測定装置を用いてエッチン グ利中のHIO4の含有量と、A!電極とTi電極間の 電位差との関係について以下のようにして調べた、容器 内にエッチング剤を満たした後、このエッチング剤に両 **電極としてAI電極とTi電極を浸漬し、電源から電圧** を加えて電流を流し、両電極間の電位差を測定した。こ こでのエッチング剤としては、HFをO. 3wt%、H2S O4をO. 1mol/I(O. 5 4wt%) と一定とし、HIO4 については0. 05wt X乃至2. 0wt Xの範囲で変更し た。結果を図8に示す。図8に示した結果からエッチン グ利中にHFがO. 3wt% H2SO4はO. 1 mol/1含ま れている場合、HIO4の含有量がD. 6wt%以下である と、AI電極とTi電極間の電位差△EがO.4V以下 になることがわかる。 電位差△ Eが O・4 V になるときの、H Fに対するH I O 4の重量比は、2以下であるこ とから、HFに対するHIO4の重量比の上限を2とし

【0034】 (実験例2) エッチング割中のHFの含有 **重とAI電極とTi電極間の電位差と、このエッチング** 割を用いてAI膜とTi膜の積層膜をエッチングしたと きのサイドエッチ量ム Lとの関係について以下のように 調べた。エッチング割中のHFの含有量とAI電極とT i 電極間の電位差については、エッチング剤として、H | O4を1. 5wt% H2SO4を1mol/l(5. 4wt%)と - 定とし、HFについては O. 1wt%仍至 O. 8wt%の節 囲で変更したものを用いた以外は上記実験例 1 と同様に して測定した。その結果を図9に示す。また、サイドエッチ重は、映厚1300オンク"ストロームのAI膜と映厚50 ロオンク"ストローム のTi膜の積層膜を、HFの含有量を変更 したエッチング剤を用いて一括エッチングしたときのサ イドエッチ量Δ Lを測定した。その結果を図 1 Dに示 す。図 9乃至図10に示した結果からエッチング制中に H!O4が1. 5wt%、H2SO4が1mol/l含まれている 場合、HFの含有量がO、65wtX以上であると、AI 電極とTi電極間の電位差ΔEがO. 4V以下になり、 また、サイドエッチ堂4 しも実用上問題のない500オン ストローム 以下なることが判る。特にHFの含有量が0. 7 5wt %以上になると、サイドエッチ量Δ Lが250オンク ストローム以下となることが判る。

【0035】 (実験例3) エッチング剤中のH2SO4の 含有量とAI電極とTi電極間の電位差について、エッ チング剤としてH I Q4をO, O5wt%、HFをO, O3 wt%と一定とし、H2 SO 4を D wt%乃至 O. 5 4 wt%の範 囲で変更したものを用いた以外は上記実験例1と同様に して測定した。その結果を図11に示す。図11に示し た結果からエッチング剤中にHFがO. ®OЗwt%、HI O4の含有量がO205 wt%含まれている場合、H2S O4 が D. D.5 wt X以下であ.るとA I 電極とエ.1.電極間の電 位差Δ Eが ロ. 4次以上になることから、H2S O4の重 位定の下限をONO SwtXとした。

-5

. .

9

7.

-

.

[0036]

[発明の効果] 以上詳細に説明した通り本発明のエッチ ング剤によれば、上述のような構成としたことにより、 低抵抗のAI膜又はAI合金膜に他の金属膜としてTi **関又はTi合金膜を積層した積層膜を構成する各金属膜** を一回のエッチングにより略同一エッチングレートでエ ッチングできるという利点がある。また、本発明の電子 機器用基板の製造方法によれば、上述の構成の本発明の エッチング剤を用いて上記積層膜をエッチングすること により、一回のエッチング工程で上記稿層膜を構成する 各金属膜を同時にかつ略同~エッチングレートでエッチ ングできるので、秩層配線を構成する上層と下層の配線 の袋幅のコントロールが容易であ るうえ、歩留まりが良 好で、製造工程を短縮できる。また、本発明の電子機器 によれば、配線抵抗に起因する信号電圧降下や配線遅延 が生じにくく、配線が長くなる大面積の表示や配線が細 くなる高詳細な表示に最適な表示装置等を容易に実現で きる.

【図面の簡単な説明】

【図1】 本発明の電子機器用基板の製造方法の実施形態例の薄膜トランジスタ基板の製造方法を工程順に示した概略図である。

【図2】 本発明の電子機器用基板の製造方法の実施形態例の薄膜トランジスタ基板の製造方法を工程順に示した概略図である。

【図3】 本発明の電子機器用基板の製造方法により得られた薄膜トランジスタ基板の部分断面図である。 「図4】 電極電位測定装置の概略構成を示す図であ

【図4】 電極電位測定装置の概略構成を示す図である。

[図5] 電極を構成する金属と、電極電位の関係を示したグラフである。

【図6】 AI電極とTi電極間の電位差△Eと、AI

とTiの秩序膜のサイドエッチ重Δ Lとの関係を示すグラフである。

ラフである。 【図7】 本実施形態例の薄膜トランジスタ基板を使用した反射型液晶表示装置の一例を示す概略図である。 【図8】 エッチング割中のHIQ4の含有量と、AI 電極とTi電極間の電位差との関係を示すグラフである。

【図9】 エッチング制中のHFの含有量と、AI電極とTi電極間の電位差との関係を示すグラフである。 【図10】 エッチング制中のHFの含有量と、このエッチング制を用いてAI 限とTi 限の経層限をエッチングしたときのサイドエッチ量との関係を示すグラフである。

[図 1 1] エッチング割中のH2SO4の含有量と、AI電極とTi電極間の電位差との関係を示すグラフである。

[図 1 2] 一般的な薄膜トランジスタ型液晶表示装置の薄膜トランジスタ部分を示す概略図である。


[図13] 参板上に形成したAIとTiの経層膜を示す断面図である。

【図 1 4】 従来の電子機器用基板の製造方法を工程順 に示した概略図である。


[図15] 従来の電子機器用基板のその他の製造方法 を工程順に示す概略図である。


[符号の説明]


1・・・ 意際トランジスタ基板(電子機器用基板)、2・・・ 基板、3・・・ A I 関又は A I 合金関、4・・・ T i 関又は T i 合金関、5・・・ ゲート電極(核層配線)、10・・・ T i 関又は T i 合金関、11・・・ A I 関又は A I 合金関、12・・・ソース電極(核層配線)、14・・・ドレイン電極(核層配線)、27、28・・・マスク、37、38・・・マスク、52・・・ ガラス基板(電子機器用基板)。





ST 1




















This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.